用于存储器容错的纠、检单向字节错误码的设计

王冰容

(电气工程系)

摘要 逻辑电路设计,关键是逻辑功能的实现和可靠性.本文设计了一种纠、检单向字节错误的计算机容错存储子系统.和RS码等用于纠字节错误码相比,在纠、检单向字节错误时,具有更高的编码效率和码率,便于软、硬件实现和在片集成.

关键词 编码/译码;单向字节错误纠错码;双向字节错误纠错码;容错

分类号 TN 911.22

0 引言

一种设计容错半导体存贮子系统的有效方法是应用纠错码(ECC)^[1].具有ECC的容错系统,只要物理故障引起的差错在ECC的纠错能力范围之内,就可以正确纠正错误.随着半导体技术的发展,存贮器的存贮量越来越大,存储器中存储单元的密集度也越来越高.因此,设计和制造在片容错存储器件是非常必要和非常经济的.

传统上设计具有ECC的计算机存储器通常是每片1位(bit)结构.一类能够纠正所有单比特错误及检测任何双比特错误的SEC—DED码通常用于控制以每片1bit结构存储器中发生的错误.然而,近些年来,半导体芯片的设计趋于设计存储容量大、密集度高的芯片,这种大容量存储器设计导致每芯片多位结构.这种结构使得存储器数据差错以多种形式出现,既可能是位结构的随机错,也可能是 α 粒子等引发的连续几位的字节错误;差错的出现有可能是双向差错,也可能是单向差错.文献[2~4]中提出了几种不同类型的用于保护数据的单向纠错码,Saitoh和Imai^[5,6]对既能纠/检字节双向错误,又能纠/检字节单向错误的组合纠错码进行了研究并取得了一些结果.

本文第1部分设计了一种1-UbEC码,并且证明了具有 k 个信息字节,字节长为 b 的这种1-UbEC码至少需要 $b + [\log_2(k + 1)] + 1$ 个校验位(其中 $[x]$ 表示大于 x 的最小整数).这个数值接近1-UbEC码的下界,所以本文构造的1-UbEC码是一准最佳码.第2部分设计了一种1-UbEC/2-UbED码,该码具有两个校验字节,达到1-UbEC/2-UbED码的下界,是一最佳码.第3部分给了1-UbEC/2-UbED码在片ROM实现框图,说明了本文所构造的码设计简单,编/译码方便,易于在片实现.

收稿日期:1995-06-07. 王冰容,女,1941年生,副教授.

为了叙述方便,本文所使用的符号说明如下:

- (1) 1-UbEC: 纠 1 个单向字节错误纠错码; (2) 2-UbED: 检 2 个单向字节错误检错码; (3) $W(\vec{x})$: $\vec{x}$ 的汉明重量; (4) k : 码字中信息字节个数; (5) b : 每一个字节的比特数; (6) $f(u_1, u_2, \dots, u_n)$: 是一个与每个字节重量有关的可逆函数, 通过 $f(\cdot)$ 可以确定差错发生位置; (7) $C_L(f)$: AUED 码, 它对 $f(u_1, u_2, \dots, u_n)$ 进行编码, 码的个数应大于或等于 $f(\cdot)$ 的状态数; (8) x_i : b 维二进制 ($i=1, 2, \dots$), 它代表码字中第 i 字节.

1 系统 1-UbEC 码的构造

系统 1-UbEC 码的校验部分由两个字节组成, 其中第一个字节用于确定差错值; 另外一个字节用于确定差错发生位置. 在这一部分, $f(\cdot) = -\sum_{i=1}^{k+1} u_i \cdot i \pmod{p}$, (p 为一素数, $p > \max(2(k+1), b)$). $C_L(f)$ 为一 m -out-of- n 等重码, 它至少具有 $2(k+1)$ 个码字.

1-UbEC 码按以下步骤进行编码.

- (1) 从 k 个信息字节 ($x_1, x_2, \dots, x_k$) 计算第一个校验字节, $x_{k+1} = \sum_{i=1}^k x_i$ ($\sum$ 表示对应比特模 2 加); (2) 计算 $u_i = W(x_i)$ ($i=1, 2, \dots, k+1$); (3) 计算 $f(\cdot) = -\sum_{i=1}^{k+1} u_i \cdot i \pmod{p}$, 然后用 $C_L(f)$ 将 $f(\cdot)$ 进行编码得第二个校验字节 x_{k+2} ; (4) 设系统 1-UbEC 码的编码结果为 $(x_1, x_2, \dots, x_k, x_{k+1}, x_{k+2})$.

设接收的码字为 $(\bar{x}_1, \bar{x}_2, \dots, \bar{x}_{k+2})$, 1-UbEC 码按下面步骤进行译码.

- (1) 用 $C_L(f)$ 对 $\bar{x}_{k+2}$ 进行译码, 如果没有检测到差错产生, 设 $\bar{f}(\cdot)$ 为其译码结果, 转下一步; 否则转第(5)步; (2) 计算 $\bar{u}_i = W(\bar{x}_i)$; ($i=1, 2, \dots, k+1$); (3) 计算 $\bar{x}_{k+1} = \sum_{i=1}^k \bar{x}_i$, 从这里发现差错值, 设差错值为 t , 则 $t = W(\bar{x}_{k+1} \oplus \bar{x}_{k+1})$; (4) 计算 $(\bar{f}(\cdot) + \sum_{i=1}^{k+1} \bar{u}_i \cdot i) = t \cdot j$ (j 表示差错发生位置); 从这个方程解出 j 值, 计算 $\bar{x}^j = \bar{x}_i \oplus \bar{x}_{k+1}$, 纠正第 j 字节中的单向错误, 设译码结果为 $(\bar{x}'_1, \bar{x}'_2, \dots, \bar{x}'_k)$, 停止此过程. (5) 如果 $\sum_{i=1}^{k+1} \bar{x}_i = 0$, 那么设 $(\bar{x}_1, \bar{x}_2, \dots, \bar{x}_k)$ 为其译码结果; 否则, 译码器输出“差错检测”, 停止译码过程.

定理 1 根据上面译码过程, 本文构造的码为一 1-UbEC 码.

证明 从上面的译码过程显而易见, 只要能正确确定差错发生位置, 在发生不多于 1 字节单向差错时, 是可以正确译码的.

因为 p 是一个素数, 并且 $p > b \geq t$, 所以, 我们只需证明当 $i \neq j$ 时 ($i, j=1, 2, \dots, k+1$), $i \neq \pm j \pmod{p}$. 由于 $(p-1)/2 \geq k+1$, 所以 $i \leq (p-1)/2, j \leq (p-1)/2$, 因此很容易证明 $i \neq j$ 时, $i \neq \pm j \pmod{p}$. 因此当码字发生不多于 1 字节单向差错时, 由 $(\bar{f}(\cdot) + \sum_{i=1}^{k+1} \bar{u}_i \cdot i) = t \cdot j \pmod{p}$ 确定的 j 是唯一的, 即码 C 可以纠正 1 字节单向差错. 证毕.

定理 2 设信息字节长度为 b 位, 共有 k 个信息字节, 本文构造的 1-UbEC 码至少需要 b

+ $[\log_2(k+1)]+1$ 个校验位(其中 $[x]$ 表示大于 x 的最小整数).

证明 第一个校验字节为 b 位, 设第 2 个校验字节长度为 n 位, 它是一 $m-outof-n$ 等重码, 码的数量最大为 $\frac{n}{2}-outof-n$ 码的数量共有 $\binom{n}{n/2}$; 对于本文构造的 1-UbEC 码应满足

$$\binom{n}{n/2} \geq 2(k+1),$$

$$\text{而} \quad \frac{n^n}{\left(\frac{n}{2}\right)^{\frac{n}{2}} \cdot \left(\frac{n}{2}\right)^{\frac{n}{2}}} \geq \binom{n}{n/2} \geq 2(k+1), \quad (1)$$

式(1)整理得 $2^n \geq 2(k+1)$,

$$\text{则} \quad n \geq [\log_2(k+1)] + 1. \quad (2)$$

加上第一个校验字节, 故 1-UbEC 码至少需要 $b+[\log_2(k+1)]+1$ 个校验位(其中 $[x]$ 表示大于 x 的最小整数).

文献[6]中指出具有 k 个信息字节的系统 1-UbEC 码校验位下限为 $b+[\log_2 k]$ 位. 由此, 可以得出结论, 本文构造的 1-UbEC 码为准最佳 1-UbEC 码.

2 系统 1-UbEC/2-UbED 码的构造

这一部分构造的 1-UbEC/2-UbED 码具有两个校验字节, 其中第一个校验字节用于确定差错值; 另一校验字节用于确定差错发生位置. 除前面所述符号外, 本部分还用到下面符号:

(1) $f(u_1, u_2, \dots, u_k): q(q > b)$ 维 SEC/DED 码, 它具有 $k+1$ 个信息符号和 3 个校验符号. 我们通过这个码对信息字节的重量进行编码, 算出它的校验符号, 最后用 AUED 码对校验符号进行编码, 得出第二个校验字节.

(2) $C_L(f)$: 二进制 AUED 码, 它的长度为 b (或小于 b), 至少具有 q^3 个码字.

1-UbEC/2-UbED 码按下面步骤进行编码:

(1) 从 k 个信息字节 $(x_1, x_2, \dots, x_k)$ 计算第一个校验字节, $x_{k+1} = \sum_{i=1}^k x_i$, ($\sum$ 表示对应位模 2 加); (2) 计算 $u_i = W(x_i)$, ($i=1, 2, \dots, k+1$); (3) 设 $(u_1, u_2, \dots, u_{k+1})$ 为信息符号, 用 SEC/DED 码对它进行编码, 求出 3 个校验符号, 设为 $u_{k+2}, u_{k+3}, u_{k+4}$; (4) 用 $C_L(f)$ 对 $u_{k+2}, u_{k+3}, u_{k+4}$ 进行编码, 得出第二个校验字节; (5) 设编码结果为 $(x_1, x_2, \dots, x_k, x_{k+1}, x_{k+2})$.

设接收码字为 $(\bar{x}_1, \bar{x}_2, \dots, \bar{x}_{k+2})$, 1-UbEC/2-UbED 码按如下步骤进行译码:

(1) 用 $C_L(f)$ 对 $\bar{x}_{k+2}$ 进行译码, 如果没有发现差错, 设 q 维 3 重 $(\bar{u}_{k+2}, \bar{u}_{k+3}, \bar{u}_{k+4})$ 为其译码结果, 转下一步, 否则转第(5)步; (2) 计算 $\bar{u}_i = W(\bar{x}_i)$, ($i=1, 2, \dots, k+1$); (3) 用 SEC/DED 码 $f(\bar{u}_1, \dots)$ 对 $(\bar{u}_1, \bar{u}_2, \dots, \bar{u}_{k+4})$ 进行译码, 从它的译码结果发现单个差错发生位置或者检测两个差错已经发生. 如果检测到有两个差错发生, 输出“差错检测”, 停止此过程. 如果发现单个差错发生位置, 则转入下一步; 如果在 $(\bar{u}_1, \dots, \bar{u}_{k+4})$ 中没有差错发生, 则转入第(5)步; (4) 如果

$\bar{u}_i$ 发生差错, 则删除字节 $\bar{x}_i$. 计算 $x'_i = \sum_{j=1, j \neq i}^{k+1} \bar{x}_j$, ($\sum$ 表示对应位模 2 加), 设 $(\bar{x}_1, \dots, \bar{x}_{i-1}, x'_i,$

$\bar{x}_{i+1}, \dots, \bar{x}_k)$ 为译码结果, 停止译码过程. (5) 如果 $\bar{x}_{k+1} = \sum_{i=1}^k \bar{x}_i$, 则设 $(\bar{x}_1, \bar{x}_2, \dots, \bar{x}_n)$ 是译码结

果;否则输出“差错检测”,停止译码过程.

定理 3 根据上面译码过程,本节所构造的码为纠 1 个单向字节错误,检 2 个单向字节错误码.

证明 首先我们来看有两个错误发生情况;如果有一个错误发生在 $\bar{x}_{k-2}$,则另外一个错误在第(5)步被检测到.如果两个错误全都在 $(\bar{x}_1, \bar{x}_2, \dots, \bar{x}_{k-1})$,则第(4)步中 SEC/DED 码可以检测到.下面我们来看有一个差错发生情况.如果是 $\bar{x}_{k-2}$ 发生差错,则在第(5)步中 $\bar{x}_{k+1} = \sum_{i=1}^k \bar{x}_i$,译码结果正确;如果不是发生在 $\bar{x}_{k-2}$ 中,则在第(3)步中可以确定差错发生位置,在第(4)步进行纠正.最后如果没有单向字节错误发生,则在 $(\bar{u}_1, \dots, \bar{u}_{k+1})$ 中设有差错发生,在第(5)步中若 $\bar{x}_{k+1} = \sum_{i=1}^k \bar{x}_i$,则没有发生错误;否则,有可能发生字节对称错误.证毕.

文献[6]中指出具有两个或更多个信息字节的 1-UbEC/2-UbED 码至少需要两个校验字节.所以本文构造的 1-UbEC/2-UbED 码是一最佳码.

例如 设 $b=32$,同时设 $C_L(f)$ 是 Berger 码^[4],它具有 27 个信息位和 5 个校验位.我们选择 SEC/DED 码为在 GF(512) 上的 RS 码,它具有 508 个信息符号和 3 个校验符号, $C_L(f)$ 对这三个校验符号进行编码形成第二个校验字节.这样我们就获得了一个 1-U32EC/2-U32ED 码,它具有 507 个信息字节和 $32+32=64$ 个校验位,也就是说两个校验字节.而 1-32EC/2-32ED RS 码具有 3 个校验字节,具有两个校验字节的 RS 码能纠正 1 字节差错,但是不能同时检测两个单向字节错误.所以,在纠单向差错时,本文构造的 1-UbEC/2-UbED 码比 RS 码具有更高的码率.

3 系统 1-UbEC/2-UbED 码的在片 ROM 实现

本文设计的 1-UbEC/2-UbED 的码字由两部分组成,第一部分由 k 个信息字节组成;第二部分由两个校验字节组成.其中,一个用于计算差错值,另一字节用于确定差错发生位置.图 1 所示为 1-UbEC/2-UbED 在片 ROM 读出实现框图.电路按下面步骤工作.

(1) 当系统送入读信息后,系统一次激活 $k+2$ 个字节, AUED 码对 $\bar{x}_{k-2}$ 进行译码,并将译码信息送给 SEC/DED 译码单元;同时电路计算 $\bar{u}_i = W(\bar{x}_i)$, $(i=1, 2, \dots, k+1)$,并将计算结果送给 SEC/DED 译码单元.

(2) SEC/DED 对 $(\bar{u}_1, \bar{u}_2, \dots, \bar{u}_{k+1})$ 进行译码,当只有一个差错发生时,计算出差错发生位置,并将计算结果传给纠错单元.当有两个差错发生时,它通知“差错检测”电路输出检错信息.

(3) 纠错单元对一字节差错进行纠正或者通知“差错检测”电路输出检错信息.当纠正的 k 字节信息输出时,它先送给“输出转换”电路,然后一个字节一个字节输出.

从上面 1-UbEC/2-UbED 码在片实现过程可知,基于纠错码的计算机存贮系统是便于实现的.当计算机数据可靠性最重要,而运算速度要求不高时,这种纠错可用软件实现而降低产品成本.如果计算机应用场所要求运算既有很高的可靠性,又要运算速度快,则纠错译码部分连同存贮器一起可用硬件实现.随着 VLSI 工艺的发展,纠错码和存贮器可以集成在同一个芯片中.

图1 1-UbEC/2-UbED在片ROM实现框图

4 结束语

本文设计的两种用于提高存储器件可靠性的单向字节错误纠错码, 1-UbEC 和 1-UbEC/2-UbED 码, 分别是准最佳码和最佳码。在纠单向字节错误时它们比对称字节错误纠错码具有更高的编码效率和更高的码率, 实现起来比 RS 码等用于纠字节错误码更为简单, 易于用软、硬件实现, 便于和存储器在片集成。

参 考 文 献

- 1 Chen C L, Hsiao M Y. Error - correcting Codes for Semiconductor Memory Applications; A state - of - the - art - review. IBMJ. Res. Develop. , 1984, 28(2): 124~134
- 2 Saitok Y, Imai H. Multiple Unidirectional Byte Error - correcting Codes. IEEE Trans. On comput. 1991, 37(3): 903~908
- 3 Dunning L A, Dial G, Varanas M R. Unidirectional Byte Error - detecting Codes for Computer Memory System. IEEE Trans. On comput, 1990, 39(4): 592~595
- 4 Rao T R N, Fujiwara E. Error - control Coding for Compute Systems. London, UK: Prentice Hall Int. , 1989. 359~360
- 5 Saitok Y, Imai H. Generalized Concatenated Codes for Channels where Unidirectional Byte Errors Are Predominant. IEEE Trans. On Inform. Theory, 1993, 39(3): 1014~1022
- 6 Saitok Y, Imai H. Some Codes for Correcting and Detecting Unidirectional Byte Errors. IEEE Trans. On comput. , 1993, 42(5)

(下转第 75 页)

On A Combinatorial Mathematics Problem

Zhou Xuesong

(Department of Basic Courses)

Abstract

In [1], the expansion formula of $(\eta_1 + b\eta_0)(\eta_2 + b\eta_1 + b^2\eta_0)\cdots(\eta_n + b\eta_{n-1} + \cdots + b^n\eta_0) = \sum_{j=0}^{c_2^{n+1}} b^j \cdot A_j(n)$ is discussed. In this paper, the same problem is discussed and a concise formula for $A_j(n)$ is given. That is

$$A_j(n) = \sum_{(i_1, i_2, \dots, i_n)} \left(\prod_{i=1}^n \eta_{i-i_i} \right) \cdot \sum_{\substack{j = \sum_{i=1}^n i_i \\ 0 \leq i_i \leq n}}$$

Key words Combinatorial theory; polynomial expansion; Operator

(上接第 61 页)

On Code Constructions for Computer Fault - tolerant Byte Organized Memory Subsystem

Wang Bingrong

(Department of Electrical Engineering)

Abstract

A computer fault-tolerant byte organized subsystem which based on the byte error-correcting codes is presented; two kinds of byte unidirectional error-correcting codes used for fault-tolerant are constructed. Compare to the other byte error-correcting codes such as RS codes, the constructed codes have higher code efficiency and code rate. They can be easily realized by software or hardware, or integrated in the memory devices.

Key words Code/Decode; Byte unidirectional error-correcting code; Byte bidirectional error-correcting code; Fault-tolerant